路飞的海贼王
这类问题在网络上屡见不鲜，作为相关领域的从业者，正好借此机会分享一些见解。首先，不同工艺对应着不同的最佳工作频率，这一标准通常用 J/op 来衡量，即每次执行特定操作所消耗的能量。从物理原理上看，这类似于汽车的百公里油耗：既不能龟速行驶（发动机怠速），也不能疯狂飙车（风阻过高），而是在某个特定速度下才能实现最优油耗。换句话说，那些被宣传为各方面表现均衡的芯片，其额定工作频率往往就位于这个最优频率附近。可以预见的是，工艺越先进，芯片的最佳工作频率通常越高；同时，芯片规模越小、设计越简单，其最佳工作频率也越高。各大厂商有时会推出高端芯片（类似于车企发布超跑），纯粹是为了追求更高的性能极限。然而，这些高端产品并不是为了盈利，毕竟市场需求有限，更多时候只是展示技术实力的一种手段。如果完全不计成本地追求高速度，模拟工程师可以通过手工精心定制小规模纯数字电路（例如分频器），在先进工艺的支持下实现超过 20GHz 的运行频率。而对于工作在模拟状态下的电路，其频率甚至还能更高。然而，当我们将目光转向像 CPU 这样规模庞大的数字电路时，情况就变得复杂了。由于逻辑设计的高度复杂性，纯手工设计几乎不可能实现，自动化设计工具虽然高效，但相对保守，无法充分挖掘工艺潜力。此外，随着电路规模的扩大，芯片的物理尺寸也会增加，从而导致内部电路互联的延迟变长。有些回答会提到用光速来估算 CPU 的频率上限，这种说法其实是一种巧合。实际上，在数字电路中，内部互连线通常较细，使用 RC 模型即可精确描述信号传播特性，其速度远低于光速。更重要的是，设计师不会将 CPU 设计成需要某个全局信号在单个时钟周期内传播到整个芯片。大多数信号的传输距离不会超过几十微米，因此与光速的关系并不大。唯一真正涉及光速的概念是模拟工程师使用的传输线结构，其群速度本质上是介质中的电磁波速度，数值上大约等于真空中光速的 1/3 到 1/2。
评论
取消
评论